Το εταιρικό blog για Εφοδιαστικό πλέγμα LAE5UM-25F-6BG381E Πεδίο προγραμματισμό πύλη συστοιχία IC

Εφοδιαστικό πλέγμα LAE5UM-25F-6BG381E Πεδίο προγραμματισμό πύλη συστοιχία IC

Περιγραφή του προϊόντος
Το LAE5UM-25F-6BG381E είναι βελτιστοποιημένο για να παρέχει υψηλές επιδόσεις, όπως βελτιωμένη αρχιτεκτονική DSP, υψηλής ταχύτητας SerDes και υψηλής ταχύτητας συγχρονισμένες διεπαφές πηγής σε οικονομικό υλικό FPGA.

Ειδικότητα
Μεγαλύτερη λογική πυκνότητα για αυξημένη ολοκλήρωση συστήματος
12K έως 44K LUT
197 έως 203 προγραμματισμένη από τον χρήστη Ε/Υ
Ενσωματωμένα SerDes
270 Mb/s, έως 3,2 Gb/s, διεπαφή SerDes (ECP5UM Automotive)
Υποστηρίζει eDP σε RDR (1,62 Gb/s) και HDR (2,7 Gb/s)
Μέχρι τέσσερα κανάλια ανά συσκευή: PCI Express,Ethernet (1GbE, XAUI, και SGMII,), και CPRI
Πλήρως καταρρακτώδης αρχιτεκτονική τεμαχίων
12 έως 160 φέτες για υψηλή απόδοση πολλαπλασιασμού και συσσώρευσης
Ενίσχυρες λειτουργίες ALU 54-bit
Χρονοδιαίρεση Πολλαπλασιασμός Μοιρασμός MAC
Στρογγυλοποίηση και συντριβή
Κάθε φέτα υποστηρίζει
Μισό 36 x 36, δύο 18 x 18 ή τέσσερις 9 x 9 πολλαπλασιαστές
Προχωρημένο 18 x 36 MAC και 18 x 18 Πολλαπλασιασμός-Πολλαπλασιασμός-Συσσώρευση
(MMAC) πράξεις
Ευέλικτοι πόροι μνήμης
Μέχρι 1,944 Mb sysMEMTM Embedded Block RAM (EBR)
194k έως 351k bits διανεμημένη μνήμη RAM
sysCLOCK Αναλογικά PLL και DLL
Τέσσερις DLL και τέσσερις PLL στο LAE5-45; δύο DLL και δύο PLL στο LAE5-25 και στο LAE5-12
Προετοιμασμένη συγχρονική είσοδος/έξοδος από πηγή
Μητρώα DDR σε κυψέλες I/O
Ειδική λειτουργία ισοπέδωσης ανάγνωσης/γράφησης
Ειδική λογική ταχυτήτων
Υποστήριξη συγχρονικών προτύπων
Δοκιμαστικό σήμα
Συσκευές υψηλής ταχύτητας ADC/DAC